PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-000722

(43) Date of publication of application: 05.01.1989

(51)Int.CI.

H01L 21/20 H01L 21/205 H01L 27/00 H01L 27/12 H01L 29/205 H01L 29/72 H01L 29/74 H01L 29/78 H01L 29/80 H01L 29/91 // H01S 3/18

(21)Application number : 63-042305

(71)Applicant : CANON INC

(22)Date of filing:

26.02.1988

(72)Inventor: ICHIKAWA TAKESHI

YAMAGATA KENJI

(30)Priority

Priority number : 62 44103 Priority date : 28.02.1987

Priority country: JP

62 70468

26.03.1987

JP


(54) MANUFACTURE OF SEMICONDUCTOR BASE MATERIAL

(57)Abstract:

PURPOSE: To form semiconductor crystal regions having different characteristics to at least one part of a single crystal by varying the conditions of manufacture such as a composition ratio, the quantity of an impurity, the kind of the impurity, etc., at a stage when crystal forming treatment is executed to a base body, in which a non-nucleation surface having small nucleation density and the nucleation surface of an amorphous material larger than the non-nucleation surface are adjoined, and the semiconductor single crystal is grown.

CONSTITUTION: An silicon nitride layer is deposited onto a base body 1 consisting of SiO2 through a decompression vapor growth method, the silicon nitride layer is patterned, and an approximately square nucleation surface 2 in thickness of approximately 300Å and size of approximately 1W4µm is formed. When the flow rates of each gas of SiH2Cl2, HCl, and H2 are brought to 0.61/min, 1.01/min and 1001/min and an ntype doping gas is mixed only by a desired flow rate, an





Si nucleus is not shaped onto the exposed surface of the base body 1 under the conditions of a temperature of 960°C and pressure of 150Torr, and an Si single crystal nucleus can be formed only onto the nucleation surface 2, thus manufacturing an n-type conductivity type

semiconductor crystal region 3 in desired size into a single crystal.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A) 昭64 - 722

⑤Int.Cl.⁴	識別記号	广内整理番号	④公開	昭和64年(1989)1月5日
H 01 L 21/20 21/205 27/00 27/12 29/205	3 0 1	7739-5F 7739-5F E-8122-5F 7514-5F 8526-5F		т стану тупо ц
29/72 29/74 29/78 29/80 29/91 // H 01 S 3/18	3 1 1	8526-5F F-7376-5F Z-7925-5F C-8122-5F A-7638-5F 7377-5F審査請求	未請求:證	『求項の数 9 (全14百)

図発明の名称 ・半導体基材の製造方法

②特 願 昭63-42305

29出 願 昭63(1988)2月26日

⑩昭62(1987)2月28日⑬日本(JP)⑪特願 昭62-44103 優先権主張 ⑩昭62(1987)3月26日⑩日本(JP)⑪特願 昭62-70468

明 者 市川 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 明 者 ⑫発 山方 東京都大田区下丸子3丁目30番2号 キャノン株式会社内 憲 二 ⑪出 願 キャノン株式会社 東京都大田区下丸子3丁目30番2号

20代 理 弁理士 山下

1. 発明の名称

半導体基材の製造方法

2.特許請求の範囲

(1) 核形成密度の小さい非核形成面と、単一核 のみより結晶成長するに充分小さい面積を有し、 前記非核形成面の核形成密度より大きい核形成密 度を有し、非晶質材料からなる核形成面とを臍接 して配された自由表面を有する基体に、結晶形成 処理を施して、前記核形成面に成長した単一の核 を中心として半導体単結晶を成長させる段階で、 製遊条件を変えることによって、特性の異なる半 蒋体結苗領域を半導体単結晶の少なくとも一部に 形成する半部体基材の製造方法。

- (2) 前記半級体単結晶を平坦化し、特性の異な る半導体結晶領域を露出させる請求項1記載の半. 導体族材の製造方法。
- (3) 前記特性の異なる半導体輸品領域を複数形 成し、少なくとも一つの半群体結晶領域を微細加 工技術を用いて分割し、複数の半導体結晶領域を

形成する請求項1記載の半導体装材の製造方法。 (4)前記特性の異なる半導体新品領域が、半導 体性新晶を成長させる段階で、所望の不純物を ドーピングすることによって形成された旗電型半 数体新晶钼级である箱求項 1 記載の半導体器材の 製造方法。

- (5) 前記ドーピングの条件を段階的に変更する ことによって、連続した所望の遊走型半導体結晶 钔城を形成する請求項 4 記蔵の半将体基材の製造
- (6)前記核形成面が、パターンニングすること によって形成される請求項1記載の半准体法材の 製造方法。
- (7)前記核形成面が、核形成密度の大きい表面 を有する基体の前記設而に、前記非品質材料の堆 拉関を形成した後、故堆鼓膜に明口部を設けるこ とによって形成される請求引し記扱の半羽体族材 の製造方法。
- (8)核形成価が、核形成密度の小さい表面を有 する怎体に向記表面よりイオン注入することに

特開昭64-722(2)

よって形成される請求項1記載の半導体基材の製造方法。

(9) 非核形成而および核形成而が所望の下地材料上に形成される前水項1記板の半部体基材の製造方法。

3 . 発明の詳細な説明

[産業上の利用分野]

未発明は半導体及材の製造方法に係り、特に核形成密度の小さい非核形成面と、単一核のみより 動品成長するに充分小さい面積を有し、前配非核 形成面の核形成密度より大きい核形成密度を有 し、非晶質材料からなる核形成而とを跨接して配 された自由要面を有する場体に、結晶形成処理を 施して、前記核形成面に成長した単一の核を中心 として半導体単結晶を形成する半導体基材の製造 方法に関する。

木宛明は、たとえば半導体集積回路、光楽積回路、 磁気回路等の電子案子、光案子、磁気案子、 圧電薬子あるいは表面音響楽子等に使用される単 結品や多結晶等の結晶の形成に適用される。

である。 その中でも特に、非晶質給最物上に高品質の単結晶 半導体を形成する技術が望まれている。

しかしながら、一般的に、Sio、等の非晶質絶疑 物態版上に移腹を堆積させると、基板材料の長足 酸秩序の欠如によって、堆積膜の結晶构造は非晶質又は多結晶となり、高品質の単結晶半導体を形質 成するは、きわめて困難であった。ここで非晶質 膜とは、最近接原子程度の近距離秩序は保存の にいるが、それ以上の長距離秩序はない状態のも のであり、多結晶膜とは、特定の結晶方位を持て ない即結晶粒が粒界で隔離されて集合したもので

以上述べたような、従来の問題点を解決するものとして、特別間 6 1 - 1 5 3 2 7 3 号において、非核形成面と、 駄非核形成面より 核形成密度 が十分大きく、 かつ単一の核だけが成長する程度 に十分数細な面積を有する核形成面とを静協に設けた 3 体を用い、 基本体の前記核形成面に核形成 処理を施して単一の核を前記核形成面に形成し、

[従来技術]

従来、半導体電子選子や光素子等に用いられる 単結晶薄膜は、単結晶薄板上にエピタキシャル成 長させることで形成されていた。しかしながら、 単結晶減板上に単結晶薄膜をエピタキシャル成長 させるには、塩板の単結晶材料とエピタキシャル 成長層との間に、格子定数と熱膨慢係数との整合 をとる必要があり、良質な漢子が作製可能な単結 品層を形成するには、塩板材料の結類が極めて狭い にていていた。

一方、近年、半導体素子を基板の法級方向に發

形形成し、高集積化および多級能化を選成する三次元集積同路の研究開発が近年盛んに行われてお
り、また安価なガラス上に漢子をアレー状に配列
する太陽電池や液晶画素のスイッチングトランジスタ等の大面積半導体装置の研究開発も年々振んになりつつある。

これらの研究開発に共通することは、半導体障 膜を非晶質絶縁物上に形成し、そこにトランジス タ等の電子素子を形成する技術を必要とすること

被単一の核を中心として、結晶を成長させることによって結晶を形成する形成方法が提案されており、この方法を用いることにより、非晶質材料からなる設値を有する基体の談表値上にも単結晶形成が可能なことが示されている。

なお、この単結晶の形成方法に関しては、以降 において具体的に説明する。

[発明が解決しようとする問題点]

MOS 型トランジスタ、バイポーラトランジスタ、SCR 第の半導体楽子は、pn接合部を複数個組み合わせて形成することによって漢子が構成される。例えばpチャネルMOS 型トランジスタの場合はn型半導体領域中にソース領域、ドレイン領域たるp型半導体領域が形成されて素子が構成される。

前記特願限 6 1 - 1 5 3 2 7 3 時に示された結晶の形成方法を用いて、絶縁性非品質基体上にかかる半導体素子を作製して半導体設設を得ようとする場合、絶縁性非品質基体上に供納品のファセットを成長させ、かかる単結品のファセットを

特開昭64-722(3)

平坦化した後、 道常の半海体装子製造プロセスを 用いて楽子形成を行うことができる。 すなわち、 専電型半海体領域を形成しようとする場合、 n型 不越物又はp型不越物をイオン打ち込みプロセス で打ち込むことにより、形成が行われる。

しかしながら、かかる半導体装置の製造方法は、イオン打ち込みプロセスと拡散プロセスとが必要とされ、工程が煩雑であるとともに、拡散工程の調御が難しく半導体領域を高精度に分散形成することは困難であった。

本発明の目的は、上記の再電性型半導体領域のような、特性の異なる半導体領域を単結品中に簡易な方法で形成可能で、工程を大幅に短縮可能な 半導体基材の製造方法を提供することにある。

[問題点を解決するための手段]

木発明の半導体基材の製造方法は、核形成密度の小さい非核形成面と、単一核のみより結晶成長するに充分小さい面積を有し、前型非核形成面の核形成密度より大きい核形成密度を有し、非晶質材料からなる核形成面とを跨接して配された自由

えて、特性の異なる半導体結晶領域を半線体単結 品の少なくとも一部に形成するものである。

本免明において、半導体単結晶の突出部を平坦化し、特性の異なる半導体結晶領域を選出させることにより、 基体に対して直角に近い角度で特性の異なる半導体結晶領域を持接して形成することができる。

本発明において、特性の異なる半導体結晶領域 を複数形成し、少なくとも一つの半導体結晶領域 を微細加工技術を用いて分割すれば、阿一特性の 複数の半導体結晶領域を孤立して阿時に形成する ことができる。

[実施思禄假]

以下木苑明を図面にもとづいて詳細且つ具体的に説明する。

まず、特願明61-153273号に示された 結晶の形成方法の一例について設明する。

はじめに、説明される結晶成長方法をよりよく 理解するなに、堆積面上に選択的に堆積限を形成 する選択堆積法について説明する。 表面を打する場体に、結晶形成処理を施して、前記核形成面に成及した単一の核を中心として半海体単結晶を成及させる段階で、製造条件を変えることによって、特性の異なる半導体結晶領域を半導体単結晶の少なくとも一部に形成することを特徴とする。

ここで、単結晶とは、単結晶構造のもの及び格子欠陥等を有するが実質的に単結品構造を有する ものをいう。

[作 所]

選択地最法とは、要価エネルギ、付着係数、脱離係数、表価拡大速度等という時限形成過程での 核形成を左右する因子の材料間での差を利用して、 法体上に選択的に時限を形成する方法である。

第10図(A) および(B) は選択堆積法の説明図である。

まず、阿図(A) に示すように、 芸体 6 上に、 芸体 6 と上記因子の異なる材料から成る態膜 7 を所 別部分に形成する。そして、 適当な堆積 条件によって 適当な材料から成る態膜の堆積を行うと、 移 限 8 は移 膜 7 上にのみ堆積し、 造体 6 の 遅 出 値 上には堆積しないという現象を生じさせることが できる。この 現象を利用する ことで、 自己 整合的 よ のような レジストを用いた リングラフィ 工程の 3 略が 可能となる。

このような選択形成法による地毯を行うことができる材料としては、たとえば法体6としてSiOz、時限7を形成する材料としてSi、GaAs、登

特開昭64-722(4)

化シリコン、そして存版 8 を形成する材料として Si、W 、 GaAs、InP 等がある。

第11以は、SiOnからなる堆積而と窓化シリコンからなる堆積而との核形成密度の経時変化を示すグラフである。

耐グラフが示すように、堆積を開始して間もなくSiOr面上でのSi核の核形成密度は101cm²以下で飽和し、20分後でもその値はほとんど変化しない。

それに対して窓化シリコン(SizNa)面上では、
~4×105 cm-7 で一旦超和し、それから
10分ほど変化しないが、それ以降は急激に増大
する。なお、この測定例では、SiCla ガスを取が
スで格釈し、圧力175 Torr、温度1000での
条件下で為CVO 法により堆積した場合を示してい
る。他にSiHa、SiHzClz、SiHClz、SiFa 等を反応
ガスとして用いて、圧力、温度等を調整すること
で同様の作用を得ることができる。また、其空洗
着でも可能である。

この場合、SiOz面上の核形成はほとんど問題と

SiO₂ が望ましいが、これに限らずSiO_x (0<X<2)で あっても窒化シリコンとの核形成密度の差を得る ことができる。

勿論、これらの材料に限定されるものではなく、核形成密度の及が核形成の密度の比で10倍以上、好ましくは10°倍以上あればよく、後に例示するような材料の組み合わせによっても堆積限の十分な選択形成を行うことができる。

この核形成密度差(△ND)を得る方法としては、SiOn 阪又はSiOn 抗体中に局所的にSiやN等をイオン作人して、SiOn 阪又はSiOn 基体中に過剰にSiやN等を有する領域を形成してもよい。

このような核形成常度差(△ND)を利用し、 唯敬而を形成する材料より核形成密度が十分大き く 以つ前記堆接所を形成する材料とは異種の材料 からなる核形成而を単一の核だけが成長するよう に十分数細な所植に形成することによって、その 数細な核形成面の存在する箇所だけに単一の核を 形成し、減単一の核より単結晶を成長させること ができる。 ならないが、反応ガス中にHCI ガスを総加することで、SiOr 値上でのSi 核形成を更に抑制し、SiOr上でのSi 堆積膜の堆積を特無にすることができる。

このような現象は、SiOr および窓化シリコンからなる表面を有する基体の名表面のSiに対する吸孔係数、脱離係数、要面拡散係数等の違によるところが大きいが、Si顏子自身がSiOrと反応し、然気圧が高い一般化シリコンが生成されることでSiOr 日外の表面がエッチングされるのに対して、変化シリコンではこのようなエッチング現象は生じないということも選択堆積を生じさせる原因となっていると考えられる(T. Yonehara、S. Yoshioka、S. Hiyazawa、Journal of Applied Physics 53、8839,1982)。

このように堆積面形成用の材料としてSiO. および空化シリコンを選択し、堆積膜形成用の材料としてシリコンを選択すれば、同グラフに示すように十分に大きな核形成密度差を得ることができる。なお、ここでは堆積面形成用の材料として

このような単結晶の作成方法を開示したのが前記の特別四61-153273号である。

なお、単結晶の選択される所望位置における選択的成長は、核形成表面の電子状態、特にダングリンポンドの状態によって決定されるために、核形成密度の低い非核形成面を有する塩体はバルク材料から成るものである必要はなく、任意の材料からなる支持体の表面に核形成密度の低い材料のあるる支持体の表面に核形成密度の低い材料(例えばSiOz)からなる透膜を設けたものであってもよい。

第12図(A) ~(C) は、前記特願的 61-153273号に明示された単結品形成方法の一例を示す形成工程図であり、第13図(A) および(B) は、第12図(A) および(C) における斜視図である。

まず、第12図(A) および第13図(A) に示すように、支持体9上に、選択核形成を可能にする 核形成密度の小さい移吸10を形成し、その上に 核形成密度の大きい核形成面形成材料を移く堆積 させリングラフィ等によってパターニングするこ

特開昭64-722(5)

とで、核形成前11を唯一の核のみより単結晶の 成長が起こるに十分微細な人きさに形成する。た だし、支持体9そのものの人きさ、結晶協造およ び組成は任益のものでよく、更には機能湯子が形 成されたものであってもよい。なお、核形成面 11は確照10がSiOrである場合には上述したように、SiやN等を確限10にイオン社入して形成 される過剰にSiやN等を存する変質領域であって もよい。

次に、適当な結晶形成条件を選択することによって核形成所11だけに単結品成長用の単一の 核だけが形成される。

核形成前11の大きさは、材料の種類によって 異なるが、10ミクロン以下、好ましくは数ミクロン以下であればよい。更に、結晶形成成是処理 を続けると、核形成面11上に形成された単一の 核は単結品構造を保ちながら成長し、第12図 (B) に示すように核形成面11の全体を覆う様に 成長した凸状の単結晶粒12となる。 白状の単結 品粒12が形成されるためには、すでに述べたよ

形成を可能にする核形成密度の小さい材料から成る支持体を選択することによりそのまま用いて、単結品層を支持体の自由設面に同様に形成することもできる。

なお、以上に述べた単結品形成法の変形例としては、特願昭 6 1 - 1 5 3 2 7 3 号に開示された単結品形成方法の一例としての次のような製造工程で行われてもよい。

第 1 4 図 (A) ~ (C) は前述した特顯昭 6 1 - 1 5 3 2 7 3 号に関示された単結出形成方 法の一例を示す形成工程図である。

第14図(A) に示すように、本例においては、 核形成面形成材料となる契持体14上に非核形成 面形成材料からなる層15を形成した後、明口部 16を形成する。この明口部16によって霜出す る核形成面16-1は、第12図および第13図 で述べたのと門様に単一の核のみより単結晶成長 が起こるように充分微細な面積となるように形成 される。核形成面16-1には、第14図(8)、 (C) に示すように、第12図、第13図に示した うに、移版10の自由表面上に結晶成長用の核形成が全く起こらないように結晶形成条件を決めることが必要である。

引き続き施される結晶成及処理によって鳥状の 性結晶校12は単結晶構造を保ちながら核形成而 11を中心として更に成長し、何図(C) に示すよ うに単結晶13となる。

鋭いて、エッチング又は研磨によって単結品 13の上表面を平坦化すれば、所望の業子を形成 することができる単結品層が極限10上に形成される。

このように非核形成面を形成する種関10が支持体9上に形成されているために、支持体9としては任意の材料を使用することができ、更に支持体9に機能器子等が形成されたものであってもその上に容易に単結晶階を形成することができる。

なお、上記単結当形成例では、非核形成面を形成する材料を積版10で形成したが、その上に核形成面を別途設けることにより選択的な単一核の

例と同様にして、単一の核を形成して、この単一の核を中心として単結晶粒12を成長させ、さらに結晶成足処理を施し続けることで単結晶13が形成され、第12図(C)、第13図(B)に示した単結晶と同様なものが作製される。なお、核形成面16-1は支持体として所望の材料のものを選択し、選択された支持体上に核形成而形成材料だを形成することによって作製することが可能であることは勿論である。

また、上記核形成面 1 6 - 1 は非品質材料で構成されるものであり、その中でも電気的絶疑性のものが良い。非核形成面 1 5 - 1 は電気的絶疑性ののものであることが好ましい。

以上説明した単結品形成方法においては、結晶形成面は平坦であるが、第15図(A)(B)に示すように、四部の底面に核形成価16-1を設け、この核形成価16-1に成長した単一の核を中心として、単結品粒12を成長させ、さらに堆積を続けて所望の大きさの単結品を形成してもよい。

本発明の半導体裁材の製造方法は、以上述べた

特開昭64-722(6)

特 剤 内 6 1 - 1 5 3 2 7 3 9 あるいは特 剤 円 6 2 - 6 7 3 3 5 号に 別 示された 単結晶 の 製造法を 状礎 としている。

次に、木兔町の半導体店材の製造方法について 説明する。なお、以下木兔明の実施環様としては 不純物の種類を変えてP型およびロ型半導体結晶 領域を形成する場合について説明するが、木兔明 は、これに限定されるものではなく、例えば超高 速トランジスタ、半導体レーザにおける GaAs と AlGaAsとの積層のように組成の異なる半導体を積 層する場合にも好適に用いられる。

第1 図(A) ~ (D) は、木発明の半導体基材の製造力法の第一実施思線例を示す工程図である。

光ず、第1図(4) において、基体1に核形成而形成材料からなる核形成而(seed)2を数細、にパターニングによって形成する。基体1の材料としては、例えばSiO2を用いる。基体1は金属、半導体、磁性体、形電体、絶縁体等の任意の支持体上に、スパッタ法、常圧CVD 法、真空疾者法等を用いて支持体装而にSiO2層を形成してもよい。ま

所望の火きさ及び位置に形成する。

基体 1 1:の核形成面 2 に Si 単結晶を選択的に核形成を行う条件は、ソースガス観によって異なるが、例えば、Si H z Cl2、 HCl 、H2のそれぞれのガスの旋張を 0.6 2 /min、1.00 2 /min、100 2 /minとし、ドーピングガス (PH: 、B: 0.6等)を所望の流量だけ混合させれば、程度 9 6 0 で、圧力 1 5 0 Torrの条件下で、基体 1 の 岩田 を でま、板形成面)上には Si 核が形成されず、核形成面 2 上のみに Si 単結晶 核を選択核形成されず、核形成面 2 上のみに Si 単結晶 核を選択核形成 3 ことができる。

本実施短線例では、第1図(B) に示すように、 単結品の成長初期段階では、ロ型タイプのドービ ングガスを使用して、適当な大きさの n型半導体 単結品領域(以下、n型領域と記す)3を成長さ せ、その後、ドーピングガスをp型タイプに切り 換えて、n型領域3上にp型半導体単結晶領域 (以下、p型領域と記す)4を失っ連続的に成長 た、事核形成而形成材料としてはSiOzが望ましいが、SiOxとして×の値を変化させたものでもよい。

次に、第1 図(B) に示すように、核形成而 2 に 血常のエピタキシャル成長法を用いて、Siエピタ キシャル成長を行う。この時、製造条件を適当な 条件に設定すれば、SiO2である法体 1 上にはSi核 が形成されず、SinN4 である核形成而 2 上のみ Si核を選択核形成させることができる。

この核形成而2に形成される単一の核を結晶成長させて単結品を形成する段階で、所望の種類及び最の不純物体を、所望の時間だけドーピングして、単結品内に所望の種類の護電型半群体領域を

させる。さらに回様に、P型Si単結晶 4 が一定の ださとなったところで、ドーピングガスを n型タ イブに切り換えて、P型Si単結晶 4 上に n型Si単 結晶 5 を連続的に成長させて、第 1 図(B) のよう な P - n - P 層が連続して積層された筋状のSi単 結晶を作製する。

次に、第1図(C)(D)に示すように、成長した島 状のSi単結晶を適当な高さのところで平坦化する ことによって半導体法材を作成することができ る。

本実施思様例によって製造される半導体基材は、第1図(C)(D)に示すように、超頭円強体であり、n型Si単結品3の外側に向ってp型Si単結品4.n型Si単結品5が形成されている。

平坦化の方法の代表的なものとしては、ラッピング・ポリシング法と、エッチバック法が挙げられる。

ラッピング・ポリシング抜とは、級級的にSim 結晶を上部から研磨し(ラッピング)、さらに表 術を楽品処理と研修によって鏡面仕上げ(ポリシ

特開昭64-722(7)

ング)を行う方法である。

ニッチバック法とは、Si単結晶を限うように レジストを適当な厚さに、平坦に施し、RIE (Reactive-lon-Etching) によってレジストと Si単結品を一緒にエッチングしていく方法である。

上配半導体 花材の製造方法はp-n-p接合の作製にp層、n層、p層を積層させたが、p層、 n層のみでp-n-p接合を構成することができる。

第2図(A) ~(0) は、上記構成を具現化する本 発明の半導体装材の製造方法の第二実施監験例を 示す工程図である。

なお、前述した第一変施密環例と阿一構成部材 については阿一符号を付するものとし、製造工程 は略同等なので差異を生ずる特徴部分についての み説明を行うものとする。

水変施應線例では、第2図(B) に示すように、 単結晶の成長初期からある段階までは、 n型タイプのドーピングガスを使用して、適当な大きさの

線、電子線、X線等が用いられる。

エッチングプロセスは、ウェットエッチング、ドライエッチングのいずれを用いてもよいが、高 紡度が要求される場合には反応性イオンエッチン グ等の異力性エッチングが可能な方法を用いるこ とが望ましい。

前述したような本発明の半部体基材の製造方法 によって形成された半導体基材を用いて種々の半 導体表子を作製することができる。

以下、上記の製造工程で作製された半部体基材 にパイポーラトランジスタを形成する場合につい て設明する。かかるには、パイポーラトランジス タは、通常の半導体案子製造プロセスを用いて形 成することができる。

第3 図(A) は本発明の第一実施態様によって作成された半導体法材を用いたローターロ型バイポーラトランジスタの構成図であり、第3 図(B) はターロータ型バイポーラトランジスタの構成図である。

ぶ3㎏(A) に示すように、n-p-n型パイ

ロ型半導体単結品領域(以下、ロ型領域と記す) 3 を成長させ、その後、ドーピングガスをP型タイプに切り換えて、ロ型領域3 上にP型半導体単 結晶領域(以下、P型領域と記す) 4 を連続的に 成長させて、ローP層が連続して設別された鳥状 のSi単結晶を作製する。

次に、第2図(C) に示すように、成長した島状のSi中結晶を適当な高さのところで平坦化することによって、単結晶を破別円錐体とし、n型領域3の外側にp型領域4を形成する。

次に、第2図(D) に示すように、微細加工技術 を川いて p 型領域 4 を二分割して、 p 型領域 4 : . 4 ; を形成する。

微細加工技術は特に限定されることなく、 通常のレジストプロスと、 エッチングプロセスとからなるリングラフィ技術を用いて加工を行うことができる。

レジストプロセスは、レジスト塗布、露光、現 俊、ハードベーク工程からなり、レジストのパ ターンニングは必要とされる精度により、 宏外

ポーラトランジスタは、第1図(C)(D)に示した半 海体族材の内側のロ型半導体領域にエミッタ電板 [図中(E)、以下の各例において同符号を用い る。]、 P型半導体領域にベース電板 [図中 (B)、以下の各例において同符号を用い る。]、外側のロ型半導体領域にコレクタ電板 [図中(C)、以下の各例において同符号を用い る。]が形成される。

また、第3図(8) に示すように、p-n-p根 バイポーラトランジスタは、単結品成長過程において、ドーピングガスの添加原序を変えることによって、第1図(C)(D)に示した半導体基材と専び型の反対な半導体基材を形成し、この半導体指材の内側のp覆半導体領域にエミッタで極、n积半 び体領域にベース電極、外側のp型半導体領域にコレクタ電極を設けたトランジスタも形成される。

33 4 図(A) は木発明の前記第二次始態様例によって作成された半導体指射を用いたp-a-p型 バイポーラトランジスタの構成図である。

特開昭64-722(8)

第4 図(A) にボナように、P-ローP型パイポーラトランジスタは、第2 図(D) に示した半醇体進材の内側のロ型領域3にベース電板、P型領域4: にコレクタ電板が形成される。

なお、上記半導体法材は外側のP型領域4を分割して、P-ローP型バイポーラトランジスタを構成したが、内側の半導体単結晶領域を分割してP-ローP型バイポーラトランドスタを形成するこも可能である。

第4図(B) は木発明によるp-n-p型パイポーラトランジスタの他の実施例を示す構成図である。

第4図(B) 示すように、単結晶成長過程において、ドーピングガスの添加剛序を変えることによって、第2図(C) に示した半導体結晶領域と再電型の反対な半導体結晶領域を形成し、内側の中型領域を分割して、二つの中型領域を形成し、それぞれコレクタ電極、エミッタ電極を形成し、外側のロ型領域にベース電極を形成する。

とドレイン収据 [図中 (D) 、 以下の各例において 同符号を用いる。] を形成するものであり、 ソースからドレインへの電子の流路 (チャネル) の 報をゲートに 印加する 世圧の電界効果によって 初 御する ことによって、 ソース・ドレイン 間の 電 彼を 制 御する ものである。

水免明の第一実施態線例によって作成された半導体基材を用いて、この接合型電界効果トランジスタを作成する場合は、第5 図(B) に示すうに、単結晶を成長させる段階でそれぞれ所領の不缺物をドーピングして、第1のp型半現体領域と応収し、さらにその上にの型半導体領域を形成し、さらにその上で第2のp型半導体領域を形成した後、単結晶を平型化し、第1のp型半導体領域と第2のp型半導体領域と第2のp型半導体領域とアート電機を形成し、n型半導体領域とドレイン電極と一定距離をおいて形成する。

水免明の第二実施應様例によって作成された半導体器材を用いて上記接合型電界効果トランジスタを作製する場合は、第5図(C) に示すように、

なお、未発明の半導体機材の製造方法を用いた 半導体素子としては、パイポーラトランジスタ以外にも、接合関電界効果トランジスタ、整流素子、SCR、トライアック等が可能である。

以下、これらの半導体素子の半導体基材に水発 明の製造方法を用いた例について説明する。

(1)接合型電界効果トランジスタ

第 5 図(A) は、接合型世界効果トランジスタの動作を説明するための構成図であり、第 5 図(B) (C) は、本発明によって形成した接合型電界効果トランジスタの構成図である。

第5 図(A) に示すように、接合型電界効果トランジスタの一般的な基本構成は、 n型半海体削坡を挟んで四側にp型半海体削坡を形成し、さらにこの2 つのp型半海体削坡にゲート電板 [図中(G)、以下の各例において同符号を用いる。]を形成し、この対向するゲート電板と脈直となるように、 n型半海体削坡にソース電板 [図中(S)、以下の各例において同符号を用いる。]

中結晶を成長させる段階でそれぞれ所望の不能物をドーピングして、p型半導体領域上にn型半導体領域を形成した後、単結晶を平坦化し、p型半導体領域を二つのp型半導体領域に分割し、それぞれにゲート電極を形成し、n型半導体領域にソース電極とドレイン電極と…定距離をおいて形成する。

(2) MOS型電界効果トランジスタ

第6図(A) は、MOS型電界効果トランジスタの動作を説明するための構成図であり、第6図(B) は、本発明の方法によって作製した半導体法材を用いて形成した複合型電界効果トランジスタの構成図である。

30 6 図(A) に示すように、MOS型電界効果トランジスタ(ここでは p チャネルMOS型電界効果 り の一般的な 以トランジスタについて説明する。)の一般的な 協 成は、 n 型半導体 基体に一定 距離を おいて、2 つの p 型半海体 前域を形成し、これらの p 型半 存体 前域に 戻まれた n 型半 海体 前域上にゲート 絶 転脱を介して A 1 第のゲート 電極を形成するもの

特開昭64-722(9)

であり、ゲートが次世位のときは、Pn接合が電流を遮断するが、ゲートに負電位(PチャネルMOSトランジスタの場合)を印加すると、その電光効果によって、ゲート酸化胺とn型半海体茲体の界面にPチャネル燈が発生し、ソース・ドレイン間に電流を流すことが可能となるものである。

本希明の第一実施思探例によって作成された半海体基材を用いて、このMOS型世界効果トランジスタを作製する場合は、単結晶を成長させる段階でそれぞれ所望の不純物をドーピングして、那1のP型半導体領域上に n型半導体領域を形成し、さらにその上に第2のP型半導体領域を形成した技、単結晶を平坦化し、第1のP型半導体領域にドレイン電極、 n型半導体領域にゲート電板、第2のP型半導体領域にソース電極を形成する。

(3) S C R

第7図(A) は、SCRの動作を説明するための 構成図であり、第7図(B) は、木発明によって形

筝を作り出せる妻子である。

本発明の第一実施您級例に基づいて半導体基材を作製し、このSCRを作製する場合は、単結品を成長させる段階でそれぞれ所望の不純物をドーピングして、第1のn型半導体領域、第2のp型半導体領域を断に積層させた後、単結晶を平坦化し、第1のn型半導体領域にカソード他極、第1のp型半導体領域にアートで極、第2のp型半導体領域にアノードで極を接続する。

(4) トライアック

378 図(A) はトライアックの構成を設別するための構成図であり、第8 図(B) は木発明による半海体基材を用いたトライアックの構成図である。なお、半海体基材の製造工程については、略第1 図に示した半海体基材と同様なので、詳細説明は省略する。

トライアックはAC制御の可能な3模器子である。 逆並列したSCR と帯価であり、ゲートに正負いずれの領导をトリガとして与えてもターンオフ

成したSCRの構成図である。

第7 図(A) に示すように、SCRの一般的な構成は、P型半導体領域と n型半導体領域と p型半導体領域と 交互に 程然させた 4 層構造からなり、 四端窓の p型半導体領域に それぞれ アノード電機 (図中(A))、 カソード電機 (図中(K))を 形成し、 四回型半導体領域に挟まれた p型半導体領域に がート (図中(G)) 循揮を形成するものであり、この 漢子は 順方向 電流の 通電時間 をコントロールできる タイオードの様な 働きをし、 2 方向に 安定した スイッチング 機能を 持っている。 すなわち、

(a) カソードに正、アノードに真の電圧を印加 したときの「逆阻止状態」。このときは、ゲート 電板に無関係である。

(も) アンードに注、カソードに負の地圧を印加 し、ゲートに落もしくは負の地圧を印加したとき の「オフ状態」。

(c) オフ状態のサイリスタのゲートに正の電圧 を印加したときの「オン状態」。

させることができる。

水発明の第二実施監探例に基づいて半導体指材 を作製し、このトライアックを作製する場合は、 第1図に示した製造工程と阿様にして、単結構成 艮過程において、ドーピングガスの添加順序を変 えることによって、 n 型領域、 p 型領域、 n 型領 域を積層形成し、その後成長した島状のSi虫結ぶ を適当な高さのところで平坦化することによって Si作結晶を敵頭円錐体とし、n型領域の外側に 向ってp型領域、n型領域が形成される。外側の n 型領域及びp 型領域を二分割し、さらに分割さ れた『型領域の一方を二分割して、三つの『型領 以 5 : . 5 : . 5 : と二つの p 型前級 4 i . 41 を形成する。 12型前級51 、57 に主電機 (図中(fi)、(fi)) 、 n型領域 5 ; にゲート電極 (図中(G)) を形成することにより、 n p n p n の5片構成のトライアックが形成される。

(5) 整流水子

第9 図(A) は、繁旋素子の一例の動作を説明するための構成図であり、第9 図(B) は、水発明に

特開昭 64-722 (10)

よって形成した整流岩子の構成倒である。

第9図(A) に示すように、水実施燃採例におけ る整旋最子の基本構成は、l(Intrinsi c) 型半導体領域を挟んで阿側にp型半導体領域 と「型半導体領域を形成したものであり、比較的 消費電力の大きい用途に好適に用いられる。

本発明の第一変施密様例に基づいて半導体基材 を作製し、この整流表子を作製する場合は、単結 晶を成長させる段階で、p型不純物をドーピング して、P型半海体領域を形成し、その上に「型半 海体領域を形成し、さらにA型不純物をドーピン グして、「型半導体領域を形成した後、」型半導 体领域と「慰半海体循環に進程を形成する。勿 論、中間の主型半導体領域のデポジションを省い て、州にp-n接合のみのダイオードとしてもよ w.

[発明の効果]

以上詳細に説明したように、木発明の半導体基 材の製造方法によれば、堆積材料の種類。組成 比、不純物の量、種類等の製造条件を変えて、特

第1以(A) ~(D) は、本発明の半導体基材の製 法の一例を示す形成工程図である。 造方法の第一実施店様例を示す工程図である。

第2 図(A) ~(D) は、上記構成を具現化する木 発明の半導体店材の製造方法の第二実施態様例を 示す工程図である。

第3図(A)(B)から第9図(A)(B)までは木発明に よって作製された半導体器材を用いた半導体器子 を説明するための構成図である。

第10図(A) および(B) は選択堆積法の説明図

第11悩は、SiO2からなる堆積面と窒化シリコ ンからなる堆積面との核形成密度の経時変化を示 すグラフである.

第12図(A)~(C)は、前記特額昭61-15 3 2 7 3 号に明示された単結晶形成方法の一例を ボナ形成工程図であり、第13図(A) および (B) は、 第12図(A) および(C) における斜視

第14図(A) ~(C) は前近した特顧四 61-153273号に開示された単結晶形成力

性の異なる半導体結晶領域を半導体単結晶の少な くとも一部に所須の厚さ及び位置に、横めて容易 に、しかも完全に領域が分離した状態で形成する ことができる.

木発明において、半導体単結晶の実出部を平坦 化し、特性の異なる半確体結晶領域を錯出させる ことにより、花体に対して彼角に近い角度で特性 の異なる半導体結晶領域を所引の厚さ及び位置に 隣接して形成することができ、半導体結晶領域の 幅,深さ箏が高精度に制御可能となる。

本発明において、特性の異なる半導体結晶領域 を複数形成し、少なくとも一つの半羽体新品領域 を微細加工技術を用いて分割すれば、陥易な工程 で同一特性の複数の半導体結晶領域を同時に分離 形成することができ、且つ高精度に分割すること ができ、阿材質の半導体結晶領域を異種材質の半 導体結晶領域を介して配設する構成の半線体淡子 において、その核層回数を練らし、工程を簡易化 することが可能となる。

4 . 図面の簡単な説明

第 1 5 図 (A)(B)は結晶形成面の凹部に単結晶を 形成する場合の単結晶形成方法の説明図である。


1: 基体、2: 核形成面、3、5: 1 型半逝 体新晶创坡、4,41 ,42 : 11 型半導体結 品领坡.


代理人


特開昭64-722 (11)
























第 3 図

第5回












特開昭64-722 (12)







特開昭64-722 (13)


第 10 図










第 12 図









(B)

特開昭 64-722 (14)

